Inafasiriwa moja kwa moja kutoka kwa Wikipedia ya Kiingereza na Tafsiri ya Google

Kumbukumbu ya upatikanaji wa nasibu ya nguvu

Picha ya kufa ya Micron Technology MT4C1024 DRAM jumuishi mzunguko . Ina uwezo wa megabit 1 sawa na 2 bits 20 au 128 kB. [1]

Dynamic random-kumbukumbu ya kupata (DRAM) ni aina ya random-kumbukumbu ya kupata kwamba maduka kila kidogo ya data katika tofauti capacitor ndani ya mzunguko jumuishi . Kipaji kinaweza kushtakiwa au kutolewa; majimbo haya mawili yanachukuliwa ili kuwakilisha maadili mawili ya kidogo, kwa kawaida inayoitwa 0 na 1. Kwa kuwa hata transistors hata "zisizo na maambukizi" huvuja kiasi kidogo, capacitors itaondolewa polepole, na habari hufafanua hatimaye isipokuwa malipo ya capacitor yamefunguliwa mara kwa mara . Kwa sababu ya mahitaji haya ya upya, ni kumbukumbu ya nguvu kinyume na kumbukumbu ya upelelezi wa upatikanaji wa random (SRAM) na aina nyingine za kumbukumbu za static . Tofauti na kumbukumbu ya flash , DRAM ni kumbukumbu ya tete (dhidi ya kumbukumbu zisizo na tete ), kwa kuwa inapoteza data yake haraka wakati nguvu inapoondolewa. Hata hivyo, DRAM inaonyesha remanence ndogo ya data .

DRAM hutumiwa sana katika umeme wa digital ambapo kumbukumbu ya gharama nafuu na uwezo wa juu inahitajika. Mojawapo ya programu kubwa zaidi za DRAM ni kumbukumbu kuu (kialloquially iitwayo "RAM") katika kompyuta za kisasa; na kama kumbukumbu kuu ya vipengele vilivyotumika kwenye kompyuta hizi kama kadi za graphics (ambapo "kumbukumbu kuu" inaitwa kumbukumbu ya kumbukumbu ). Kwa kulinganisha, SRAM, ambayo ni kasi na ghali zaidi kuliko DRAM, hutumiwa kwa kawaida wakati kasi ni ya wasiwasi zaidi kuliko gharama, kama kumbukumbu za cache katika wasindikaji .

Faida ya DRAM ni unyenyekevu wa kimuundo: transistor moja tu na capacitor inahitajika kwa kidogo, ikilinganishwa na transistors nne au sita katika SRAM. Hii inaruhusu DRAM kufikia densities ya juu sana . Wapimaji na capacitors kutumika ni ndogo sana; mabilioni yanaweza kupatana na chip moja cha kumbukumbu. Kutokana na hali ya nguvu ya seli zake za kumbukumbu , DRAM hutumia kiasi kikubwa cha nguvu, kwa njia tofauti za kusimamia matumizi ya nguvu. [2]

Yaliyomo

Historia

Mchoro wa sampuli unaonyesha sehemu ya msalaba wa transistor ya awali, moja-capacitor NMOS DRAM seli. Ilikuwa na hati miliki mwaka wa 1968.

Msimbo wa mashine ya cryptanalytic unaoitwa "Aquarius" uliotumiwa katika Bletchley Park wakati wa Vita Kuu ya II iliingizwa kumbukumbu ya nguvu ya wired. Kitambaa cha karatasi kilifunuliwa na wahusika ndani yake "walikumbuka katika duka la nguvu. ... Duka lilitumia benki kubwa ya capacitors, ambazo zinaweza kushtakiwa au la, kipaji kilichopakiwa kinachowakilisha msalaba (1) 0) Kwa kuwa malipo hayo yalitolewa hatua kwa hatua, pigo la mara kwa mara lilitumika kwa juu juu ya wale walioshtakiwa (kwa hiyo neno 'nguvu'). [3]

Mwaka wa 1964, Arnold Farber na Eugene Schlig, waliofanya kazi kwa IBM, waliunda kiini cha kumbukumbu cha ngumu, kwa kutumia lango la transistor na latch ya diode latch . Walibadilisha kitanzi na transistors mbili na resistors mbili, usanidi uliojulikana kama kiini Farber-Schlig. Mwaka wa 1965, Benjamin Agusta na timu yake katika IBM waliunda chipu cha kumbukumbu cha silicon 16-bit kulingana na kiini Farber-Schlig, na transistors 80, resistors 64, na diodes 4. Mwaka wa 1966, DRAM ilianzishwa na Dk Robert Dennard katika Kituo cha Utafiti wa IBM Thomas J. Watson . Alipewa nambari ya patent ya Marekani 3,387,286 mwaka 1968. Wafanyabiashara walikuwa wametumiwa kwa mipango ya kumbukumbu za awali kama ngoma ya kompyuta ya Atanasoff-Berry , tube ya Williams na tube ya Selectron .

Toshiba "Toscal" BC-1411 elektroniki calculator, ambayo ilianzishwa mnamo Novemba 1966, [4] ilitumia aina ya DRAM iliyojengwa kutoka vipengele vipande. [5] DRAM ya kwanza ilianzishwa mwaka 1969 na Advanced Memory system, Inc ya Sunnyvale, CA. Hii chip kidogo 1000 iliuzwa kwa Honeywell, Raytheon, Wang Computer, na wengine. Mwaka wa 1969 Honeywell aliuliza Intel kufanya DRAM kutumia kiini cha transistor ambacho walikuwa wamekijenga. Hii ilikuwa Intel 1102 [6] mapema 1970. Hata hivyo, 1102 alikuwa na matatizo mengi, na kusababisha Intel kuanza kazi juu ya kubuni yao mwenyewe kuboreshwa, kwa siri ili kuepuka migogoro na Honeywell. Hii ilikuwa ya kwanza ya DRAM ya kibiashara, Intel 1103 , mnamo Oktoba 1970, pamoja na matatizo ya awali na mavuno ya chini hadi marekebisho ya tano ya masks . 1103 iliundwa na Joel Karp na imewekwa na Pat Earhart. Masks zilikatwa na Barbara Maness na Judy Garcia. [7] [ Utafiti wa awali? ]

DRAM kwanza na multiplexed mstari na safu ya mahali mistari mara Mostek MK4096 4 Kbit DRAM iliyoundwa na Robert Proebsting na kuanzisha mwaka 1973. Mpango huu kushughulikia anatumia huo mahali pini kupokea nusu ya chini na nusu ya juu ya pepe ya kiini kumbukumbu akielezewa, kugeuka kati ya nusu mbili kwenye mzunguko wa basi wa mabasi. Hii ilikuwa mapema makubwa, kwa ufanisi kupunguza idadi ya mistari ya anwani zinazohitajika, ambazo ziliwezesha kufanikisha vifurushi na vidogo vidogo, faida ya gharama ambayo ilikua na kila kuruka kwenye ukubwa wa kumbukumbu. MK4096 imeonekana kuwa imara kubuni kwa maombi ya wateja. Kwa wiani wa Kbit 16, faida ya gharama iliongezeka; 16 Kbit Mostek MK4116 DRAM, iliyoletwa mwaka 1976, ilifikia zaidi ya 75% ya hisa duniani kote DRAM. Hata hivyo, kama wiani iliongezeka hadi 64 Kbit katika mapema ya miaka ya 1980, Mostek na wazalishaji wengine wa Marekani walikamatwa na wazalishaji wa Kijapani DRAM kutupa DRAM kwenye soko la Marekani.

Kanuni za uendeshaji

Kanuni za uendeshaji kwa kusoma rahisi 4 na 4 DRAM safu.
Mfumo wa msingi wa safu ya seli ya DRAM.

DRAM hupangwa kwa safu ya mstatili wa seli za uhifadhi wa malipo zinazojumuisha capacitor moja na transistor kwa data kidogo. Takwimu kwa haki inaonyesha mfano rahisi na tumbo la nne na nne. Baadhi ya matrices ya DRAM ni maelfu ya seli katika urefu na upana. [8] [9]

Mistari ndefu ya usawa inayounganisha kila safu inajulikana kama mistari ya neno. Kila safu ya seli inajumuisha mistari miwili kidogo, kila moja imeunganishwa kwenye kiini kingine cha hifadhi katika safu (mfano kwa haki haunajumuisha maelezo haya muhimu). Wao kwa ujumla hujulikana kama "+" na "-" mistari kidogo.

Amplifier ya maana kimsingi ni jozi za kuingilia kati ya mstari kati ya mistari kidogo. Inverter ya kwanza imeshikamana na pembejeo kutoka kwenye mstari wa bit na matokeo ya mstari wa bit. Pembejeo la pili la inverter linatokana na mstari-bit na pato kwa mstari wa bit. Hii husababisha maoni mazuri ambayo yanaimarisha baada ya mstari mmoja kidogo kabisa kwenye voltage yake ya juu na mstari mwingine kidogo ni kwenye voltage ya chini kabisa.

Uendeshaji wa kusoma kidogo data kutoka kwa DRAM kuhifadhi kiini

  1. Amplifiers ya hisia hutenganishwa. [10]
  2. Mistari kidogo hupandishwa kwa voltages sawa sawa kati ya ngazi ya juu na chini ya mantiki (kwa mfano, 0.5 V kama viwango viwili ni 0 na 1 V). Mistari ndogo ni kimwili kwa usawa kuweka uwezo huo sawa, na kwa hiyo wakati huu voltages ni sawa. [10]
  3. Mzunguko wa precharge umezimwa. Kwa sababu mistari ya kidogo ni ya muda mrefu, wana uwezo wa kutosha ili kudumisha voltage iliyotumiwa kwa muda mfupi. Hii ni mfano wa mantiki yenye nguvu . [10]
  4. Mstari wa neno la mstari uliotaka kisha hupelekwa juu ili kuunganisha uwezo wa kuhifadhi kiini kwenye mstari wake kidogo. Hii inasababisha transistor kufanya, kuhamisha malipo kutoka kwenye kiini cha hifadhi hadi kwenye mstari uliounganishwa (ikiwa thamani ya kuhifadhiwa ni 1) au kutoka kwenye mstari wa kushikamana kwenye kiini cha kuhifadhi (ikiwa thamani ya kuhifadhiwa ni 0). Kwa kuwa capacitance ya mstari mdogo ni ya juu zaidi kuliko uwezo wa kiini cha hifadhi, voltage kwenye mstari wa kidogo huongezeka kidogo sana ikiwa capacitor ya kiini cha hifadhi hutolewa na inapungua kidogo sana ikiwa kiini cha hifadhi kinashtakiwa (kwa mfano, 0.54 na 0.45 V katika kesi mbili). Kama mstari mwingine kidogo unashikilia 0.50 V kuna tofauti ndogo ya voltage kati ya mistari miwili iliyopotoka. [10]
  5. Amplifiers ya hisia sasa imeunganishwa kwenye jozi za mistari ndogo. Maoni mazuri hutokea kutoka kwa wavuli wa msalaba, na hivyo kuimarisha tofauti ndogo ya voltage kati ya mistari isiyo ya kawaida na hata mstari wa safu fulani hadi mstari mmoja wa kikamilifu ulipo kwenye voltage ya chini kabisa na nyingine iko kwenye kiwango cha juu cha juu. Mara hii imetokea, mstari ni "wazi" (data ya seli ya taka inapatikana). [10]
  6. Siri zote za kuhifadhi kwenye mstari ulio wazi huonekana wakati huo huo, na matokeo ya amplifier ya hisia yamefungwa. Anwani ya safu wima kisha kuchagua chaguo latch kuunganisha kwenye basi ya data ya nje. Kusoma kwa nguzo tofauti katika mstari huo unaweza kufanywa bila kuchelewa kwa mstari wa mstari kwa sababu, kwa mstari wa wazi, data zote tayari zimeonekana na zimefungwa. [10]
  7. Wakati usomaji wa nguzo katika mstari ulio wazi unatokea, sasa inazunguka nyuma mistari kidogo kutoka kwa pato la amplifiers ya maana na kurejesha seli za kuhifadhi. Hii inaimarisha (yaani "kurejesha upya") malipo katika kiini cha hifadhi kwa kuongeza voltage katika capacitor ya kuhifadhi ikiwa imeshtakiwa kuanza, au kwa kuihifadhi ikiwa haikuwepo. Kumbuka kuwa kwa sababu ya urefu wa mistari kidogo kuna kuchelewa kwa muda mrefu kwa malipo ya kuhamishiwa kwenye uwezo wa seli. Hii inachukua muda muhimu zaidi ya mwisho wa upanuzi wa akili, na hivyo hupindana na kusoma moja au safu zaidi. [10]
  8. Ikiwa imekamilika kwa kusoma nguzo zote katika mstari wa sasa ulio wazi, mstari wa neno umezimwa ili kuondokana na capacitors ya seli za kuhifadhi (mstari ni "imefungwa") kutoka kwenye mistari ndogo. Amplifier ya hisia imezimwa, na mistari ndogo hupandishwa tena. [10]

Kuandika kwa kumbukumbu

Ili kuhifadhi data, mstari unafunguliwa na amplifier ya hisia ya safu ya kutolewa kwa muda hulazimishwa hali ya juu au ya chini ya voltage, na hivyo kusababisha mstari wa kidogo kulipa au kutekeleza uwezo wa kuhifadhi kiini kwa thamani inayotakiwa. Kutokana na mpangilio wa maoni mzuri wa amplifier, itashikilia mstari mdogo kwenye voltage imara hata baada ya voltage ya kulazimishwa inafutwa. Wakati wa kuandika kwenye kiini fulani, nguzo zote za mstari zinaonekana wakati huo huo kama vile wakati wa kusoma, hivyo ingawa malipo tu ya safu ya kifaa cha kuhifadhi safu ya safu moja hubadilika, mstari mzima unafarijiwa (umeandikwa tena), kama ilivyoonyeshwa katika takwimu kwa haki. [10]

Kuandika kwa kiini cha DRAM.

Kiwango cha kurekebisha

Kwa kawaida, wazalishaji hufafanua kwamba kila safu lazima irudiwe kila msimu wa 64 au chini, kama ilivyoelezwa na kiwango cha JEDEC .

Mifumo mingine inafurahisha kila mstari katika shughuli iliyopasuka inayohusisha safu zote kila msitu wa 64. Mifumo mingine inafurahisha mstari mmoja kwa wakati uliotengana katika kipindi cha 64 ms. Kwa mfano, mfumo unao na safu ya 13 = 8,192 unahitaji kiwango cha kupumua kwa mstari mmoja kila 7.8 μs ambayo 64 ms umegawanywa na safu ya 8,192. Mipangilio machache ya muda halisi inafurahisha sehemu ya kumbukumbu kwa wakati unaowekwa na kazi ya nje ya wakati ambayo inasimamia uendeshaji wa mfumo wote, kama vile muda wa kufungia wima unaofanyika kila 10-20 ms katika vifaa vya video.

Anwani ya mstari wa mstari ambayo itafarijiwa ijayo inadhibitiwa na mantiki ya nje au counter ndani ya DRAM. Mfumo ambao hutoa anwani ya mstari (na amri ya urejeshaji) hufanya hivyo kuwa na udhibiti mkubwa juu ya wakati wa kupurudisha na mstari ulio furahisha. Hii imefanywa ili kupunguza migogoro na upatikanaji wa kumbukumbu, kwa vile mfumo huo una ujuzi wote wa mifumo ya upatikanaji wa kumbukumbu na mahitaji ya mahitaji ya DRAM. Wakati anwani ya mstari inatolewa na counter ndani ya DRAM, mfumo unakataza udhibiti juu ya mstari uliofarijiwa na hutoa tu amri ya furahisha. Baadhi ya DRAM za kisasa zina uwezo wa kujifurahisha wenyewe; hakuna mantiki ya nje inahitajika ili kufundisha DRAM kupurudisha au kutoa anwani ya mstari.

Chini ya hali fulani, data nyingi katika DRAM zinaweza kupatikana hata kama DRAM haijafurudishwa kwa dakika kadhaa. [11]

Kumbukumbu majira

Vigezo vingi vinatakiwa kuelezea kikamilifu muda wa uendeshaji wa DRAM. Hapa ni mifano ya mbili ya muda wa muda wa DRAM kama vile, kutoka kwa karatasi ya data iliyochapishwa mwaka 1998: [12]

"50 ns" "60 ns" Maelezo
t RC Nambari 84 104 ns Random kusoma au kuandika muda wa mzunguko (kutoka kwa mzunguko kamili / RAS hadi mwingine)
t RAC 50 ns 60 ns Muda wa kufikia: / RAS chini ya data halali nje
t RCD 11 ns 14 ns / RAS chini hadi / CAS wakati mdogo
t RAS 50 ns 60 ns / RAS pigo upana (chini / RAS wakati chini)
t RP 30 ns 40 ns / RAS muda wa kutosha (kiwango cha chini / RAS wakati mwingi)
t PC 20 ns 25 ns Hali ya ukurasa kusoma au kuandika wakati wa mzunguko (/ CAS hadi / CAS)
t AA 25 ns 30 ns Muda wa kufikia: Anwani ya safu ya halali halali kwa data halali nje (inajumuisha muda wa kuanzisha anwani kabla / CAS chini)
t CAC 13 ns 15 ns Wakati wa kufikia: / CAS chini ya data halali nje
T CAS 8 ns 10 ns / CAS chini ya pulse upana chini

Kwa hivyo, namba iliyoingizwa kwa ujumla ni wakati wa kufikia / RAS. Huu ndio wakati wa kusoma kidogo random kutoka safu ya DRAM iliyoandaliwa. Wakati wa kusoma bits za ziada kutoka ukurasa wa wazi ni kidogo sana.

Wakati RAM kama hiyo inapatikana kwa mantiki iliyozuiwa, mara nyingi kwa ujumla huzunguka hadi mzunguko wa saa karibu. Kwa mfano, wakati unapatikana na mashine ya hali ya 100 MHz (yaani saa 10 ya saa), dakika 50 za DRAM zinaweza kusoma kwanza katika mzunguko wa saa tano, na kusoma zaidi katika ukurasa huo kila mzunguko wa saa mbili. Hii ilikuwa kwa ujumla ilivyoelezwa kuwa " muda wa 5-2-2-2" , kama kupasuka kwa masomo manne ndani ya ukurasa ilikuwa ya kawaida.

Wakati wa kuelezea kumbukumbu ya synchronous, muda unaelezewa na hesabu za mzunguko wa saa zilizotengwa na hyphens. Nambari hizi zinawakilisha t CL - t RCD - t RP - t RAS katika wingi wa muda wa mzunguko wa saa DRAM. Kumbuka kuwa hii ni nusu ya kiwango cha uhamisho wa data wakati ishara mbili za kiwango cha data hutumiwa. Wakati wa JEDEC wa PC3200 ni 3-4-4-8 [13] na saa 200 MHz, wakati PC3200 DDR DRAM DIMM ya juu ya utendaji wa bei ya juu inaweza kuendeshwa wakati wa 2-2-2-5 . [14]

PC-3200 (DDR-400) PC2-6400 (DDR2-800) PC3-12800 (DDR3-1600) Maelezo
Ya kawaida Haraka Ya kawaida Haraka Ya kawaida Haraka
mizunguko wakati mizunguko wakati mizunguko wakati mizunguko wakati mizunguko wakati mizunguko wakati
t CL 3 15 ns 2 10 ns 5 12.5 ns 4 10 ns 9 11.25 ns 8 10 ns / CAS chini ya data halali nje (sawa na t CAC )
t RCD 4 20 ns 2 10 ns 5 12.5 ns 4 10 ns 9 11.25 ns 8 10 ns / RAS chini hadi / CAS wakati mdogo
t RP 4 20 ns 2 10 ns 5 12.5 ns 4 10 ns 9 11.25 ns 8 10 ns / RAS preload time (chini precharge kwa muda kazi)
t RAS 8 40 ns 5 25 ns 16 40 ns 12 30 ns 27 33.75 ns 24 30 ns Muda wa wakati wa kazi (kazi ya chini ya muda wa kutosha)

... Njia ndogo ya upatikanaji wa random imeongezeka kutoka t RAC = 50 ns kwa t RCD + t CL = 22.5 ns , na hata aina ya 20 ns ni bora zaidi mara 2.5 ikilinganishwa na kesi ya kawaida (~ 2.22 mara bora). Latency CAS imeongezeka hata kidogo, kutoka t CAC = 13 ns hadi 10 ns. Hata hivyo, kumbukumbu ya DDR3 inafanikiwa kufikia bandwidth mara mbili zaidi; kutokana na njia za ndani za pipelining na njia pana, inaweza kutoa maneno mawili kila 1.25 ns (1 600 Mword / s) , wakati EDO DRAM inaweza kutoza neno moja kwa t PC = 20 ns (50 Mword / s).

Majira vifupisho

  • T CL - CAS latency
  • t CR - kiwango cha amri
  • T PTP - precharge kwa preload kuchelewa
  • T RAS - RAS wakati wa kazi
  • T RCD - RAS kwa kuchelewa kwa CAS
  • t REF - Kipindi cha kurejesha
  • T RFC - Row refresh wakati mzunguko
  • T RP -RAS precharge
  • T RRD - RAS kwa kuchelewa kwa RAS
  • T RTP - Soma kuchelewa kabla
  • t RTR - Soma kusoma kuchelewa
  • t RTW - Soma kuandika kuchelewa
  • t WR - Andika wakati wa kurejesha
  • t WTP - Andika kwa kuchelewa kwa precharge
  • t WTR - Andika kwa kuchelewa kusoma
  • t WTW - Andika kuandika kuchelewa

Vipengele vya DRAM

Kila kitu cha data katika DRAM kinachukuliwa kama malipo mazuri au yasiyo ya umeme katika muundo wa capacitive. Mfumo unaowezesha capacitance, pamoja na transistors zinazodhibiti ufikiaji wake, hujulikana kama kiini cha DRAM . Wao ni kizuizi cha msingi katika jengo la DRAM. Vipengele mbalimbali vya kumbukumbu za DRAM za kumbukumbu hupo, lakini kawaida ambayo hutumiwa katika DRAM za kisasa ni moja ya transistor, moja-capacitor (1T1C). Transistor hutumiwa kukubali sasa katika capacitor wakati wa kuandika, na kutekeleza capacitor wakati wa kusoma. Transistor ya upatikanaji imeundwa ili kuongeza nguvu za gari na kupunguza uvujaji wa transistor-transistor (Kenner, pg 34).

Kipaji ina vituo viwili, moja ambayo imeshikamana na transistor yake ya upatikanaji, na nyingine kwa msingi au V CC / 2. Katika DRAM za kisasa, kesi ya pili ni ya kawaida, kwani inaruhusu kazi ya haraka. Katika DRAM za kisasa, voltage ya + V CC / 2 kote capacitor inahitajika kuhifadhi dhana moja; na voltage ya -V CC / 2 katika capacitor inahitajika kuhifadhi duka la mantiki. Malipo ya umeme yaliyohifadhiwa katika capacitor hupimwa katika coulombs . Kwa mantiki moja, malipo ni: , ambapo Q ni malipo katika coulombs na C ni capacitance katika farads . Zero ya mantiki ina malipo ya: . [15]

Kusoma au kuandika mantiki moja inahitaji nenosiri linatokana na voltage kubwa zaidi kuliko jumla ya V CC na voltage ya kizingiti cha kupima transistor (V TH ). Voltage hii inaitwa V CC pumped (V CCP ). Wakati unaohitajika kutekeleza capacitor hivyo hutegemea thamani gani ya mantiki iliyohifadhiwa katika capacitor. A capacitor containing mantiki moja huanza kutolewa wakati voltage katika terminal access transistor ya lango ni juu V CCP . Ikiwa capacitor ina sifuri la mantiki, huanza kutolewa wakati voltage ya jedwali la mlango iko juu ya V TH . [16]

Mpangilio wa kubadilisha

Hadi katikati ya miaka ya 1980, capacitors katika seli za DRAM zilikuwa na ushirikiano na transistor ya upatikanaji (yalijengwa juu ya uso wa substrate), hivyo waliitwa kama capacitors planari . Kuendesha gari kuongeza wiani wote, na kwa kiwango kidogo, utendaji, miundo ya denser inayohitajika. Hii ilikuwa imethamasishwa sana na uchumi; kuzingatia kuu kwa vifaa vya DRAM, hasa bidhaa za DRAM. Kupunguza eneo la eneo la DRAM kunaweza kuzalisha kifaa cha denser (ambacho kinaweza kuuzwa kwa bei ya juu), au kifaa cha chini cha bei na uwezo sawa. Kuanzia katikati ya miaka ya 1980, capacitor imehamishwa hapo juu au chini ya sehemu ya silicon ili kufikia malengo haya. Seli DRAM akishirikiana capacitor juu substrate ni inajulikana kama sifa au kukunjwa capacitor sahani; ambapo wale walio na capacitor kuzikwa chini ya uso substrate ni inajulikana kama capacitor mfereji. Katika miaka ya 2000, wazalishaji waligawanywa kwa kasi na aina ya capacitor iliyotumiwa na DRAM zao, na gharama za jamaa na muda mrefu wa kuenea kwa miundo yote imekuwa chini ya mjadala mkubwa. Wengi wa DRAM, kutoka kwa viwandani kuu kama vile Hynix , Micron Teknolojia , Samsung Electronics hutumia muundo wa capacitor zilizopatikana, ambapo wazalishaji wadogo kama vile Nanya Teknolojia hutumia muundo wa mifereji ya mvua (Jacob, pp. 355-357).

Mpangilio katika mpango wa capacitor uliojengwa hujengwa juu ya uso wa substrate. Kondomu hujengwa kutoka kwa dielectri ya oksidi-nitridi-oxide (ONO) iliyopangwa kati ya safu mbili za sahani za polysilicon (sahani ya juu inashirikiwa na seli zote za DRAM katika IC), na sura yake inaweza kuwa mstatili, silinda, au sura nyingine nyingine ngumu zaidi. Kuna tofauti mbili za msingi za capacitor zilizopatikana, kulingana na eneo lililohusiana na bitline-capacitor-over-bitline (COB) na capacitor-chini-bitline (CUB). Katika tofauti ya awali, capacitor iko chini ya kitambaa, ambazo hutengenezwa kwa chuma, na kitambaa kina mawasiliano ya polysilicon ambayo yanaendelea chini ili kuiunganisha kwenye terminal ya chanzo cha transistor. Katika tofauti ya mwisho, capacitor hujengwa juu ya bitline, ambayo ni karibu kila mara kufanywa kwa polysilicon, lakini ni vinginevyo sawa na tofauti ya COB. Faida ya aina ya COB ina uwezo wa kuunda mawasiliano kati ya kitongo na chanzo cha upatikanaji wa transistor kama kimwili karibu na uso wa substrate. Hata hivyo, hii inahitaji eneo la kazi liweke kwenye angle ya shahada 45 ikiwa inatazamwa kutoka hapo juu, ambayo inafanya kuwa vigumu kuhakikisha kwamba wasilianaji wa capacitor haipati kugusa. Vipengele vya CUB vinaepuka hili, lakini husababishwa na shida katika kuingiza mawasiliano kati ya bitlines, kwani ukubwa wa vipengele hivi karibu na uso wako karibu au ukubwa wa kipengele cha teknolojia ya mchakato (Kenner, pp. 33-42).

Mfereji wa mvua hujengwa kwa kufuta shimo kirefu ndani ya substrate ya silicon. Kiwango cha substrate kinachozunguka shimo ni kisha kina doped ili kuzalisha n + sahani kuzikwa na kupunguza upinzani. Mchanganyiko wa dielectri ya oksidi-nitridi-oxide imeongezeka au imewekwa, na hatimaye shimo imejaa kwa kuweka polysilicon ya dope, ambayo huunda sahani ya juu ya capacitor. Juu ya capacitor imeunganishwa na terminal ya kupima transistor kwa njia ya kamba ya polysilicon (Kenner, pp. 42-44). Uwiano wa kina-kwa-upanaji wa mchezaji katika DRAM katikati ya 2000s unaweza kuzidi 50: 1 (Jacob, p. 357).

Wafanyabiashara wa mifereji wana faida nyingi. Tangu capacitor imefungwa kwa wingi wa sehemu ya chini badala ya kulala juu ya uso wake, eneo ambalo linachukua linaweza kupunguzwa kwa kile kinachohitajika ili kuunganisha kwenye terminal ya upunguzaji wa kupatikana bila kupungua ukubwa wa capacitor, na hivyo uwezo (Yakobo, pp. 356-357). Vinginevyo, capacitance inaweza kuongezeka kwa kuimarisha shimo la kina bila kuongezeka kwa eneo la uso (Kenner, pg 44). Faida nyingine ya capacitor ya mfereji ni kwamba muundo wake ni chini ya tabaka za kuunganisha chuma, kuwawezesha kuwa rahisi kupanga planar, ambayo inawezesha kuunganishwa katika teknolojia ya mchakato wa optimized, ambayo ina ngazi nyingi za kuunganisha juu ya substrate . Ukweli kwamba capacitor ni chini ya mantiki inamaanisha kuwa imejengwa kabla ya transistors. Hii inaruhusu michakato ya juu ya joto kuunda capacitors, ambayo vinginevyo inaweza kuharibu transistors ya mantiki na utendaji wao. Hii hufanya capacitors ya mvua yanafaa kwa ajili ya kujenga DRAM iliyoingia (eDRAM) (Jacob, p. 357). Hasara za capacitors wa mvua ni shida kwa kuunda miundo ya capacitor ndani ya mashimo ya kina na kuunganisha capacitor kwenye terminal ya kupima transistor (Kenner, pg 44).

Miundo ya kiini ya kihistoria

Kizazi cha kwanza cha DRAM IC (wale wenye uwezo wa Kbit 1), ambayo kwanza ilikuwa Intel 1103 , alitumia transistor tatu, moja-capacitor (3T1C) DRAM seli. Kwa kizazi cha pili, mahitaji ya kuongezeka kwa wiani kwa kufaa vipande zaidi katika eneo fulani, au mahitaji ya kupunguza gharama kwa kuifanya kiasi sawa cha bits katika eneo ndogo, kusababisha upeo wa karibu wa 1T1C DRAM, ingawa vifaa vilivyo na uwezo wa 4 na 16 wa Kbit viliendelea kutumia kiini cha 3T1C kwa sababu za utendaji (Kenner, uk. 6). Faida hizi za utendaji zilijumuisha, kwa kiasi kikubwa, uwezo wa kusoma hali iliyohifadhiwa na capacitor bila kuitumia, kuepuka haja ya kuandika kile kilichosomwa (soma uharibifu). Faida ya pili ya utendaji inahusiana na kiini cha 3T1C kina transistors tofauti za kusoma na kuandika; mtawala wa kumbukumbu anaweza kutumia kipengele hiki kufanya atomic kusoma-kurekebisha-anaandika, ambapo thamani inasomewa, kubadilishwa, na kisha kurejeshwa kama operesheni moja, isiyoonekana (Jacob, p. 459).

Mapendekezo kiini miundo

Gharama ya kuongeza wiani na utendaji imesababisha transistor moja, zero-capacitor (1T) DRAM seli kuwa mada ya utafiti tangu mwishoni mwa miaka ya 1990. 1T DRAM ni njia tofauti ya kujenga msingi wa DRAM kidogo .

Katika seli za 1T za DRAM, data kidogo bado imehifadhiwa katika eneo la capacitive lililodhibitiwa na transistor, lakini uwezo huu hautolewa tena na mgawanyiko tofauti. 1T DRAM ni muundo wa "kijivu" ambao huhifadhi data kwa kutumia uwezo wa mwili wa vimelea ambao ni asili ya silicon kwenye transistors ya insulator (SOI) . Inadhaniwa kuwa ni shida katika kubuni ya mantiki, athari hii ya mwili inayoweza kutumiwa inaweza kuhifadhiwa kwa kuhifadhi data. Hii inatoa 1T DRAM seli wiani mkubwa na pia kuruhusu ushirikiano rahisi na nyaya za juu za utendaji, kwa vile zinajengwa kwa teknolojia sawa za mchakato wa SOI.

Kuwezesha kwa seli kunaendelea kuwa muhimu, lakini tofauti na 1T1C DRAM, inasoma katika 1T DRAM sio uharibifu; malipo yaliyohifadhiwa husababisha mabadiliko ya kugundua katika voltage ya kizingiti cha transistor. [17]

Ushujaa wa utendaji, nyakati za upatikanaji ni bora sana kuliko DRAM za makao, lakini kidogo zaidi kuliko SRAM. Kuna aina kadhaa za DRAM za 1T: Z-RAM za kibiashara kutoka kwa Silicon Innovative, TTRAM [18] kutoka kwa Renesas na A-RAM kutoka kwa muungano wa UGR / CNRS .

[Kumbuka: kiini cha transistor / moja-capacitor (1T / 1C) DRAM kiini pia hujulikana kama "1T DRAM", hasa kwa kulinganisha na 3T na 4T DRAM ambayo imebadilishwa miaka ya 1970. Pia, 1T DRAM haipaswi kuchanganyikiwa na 1T-SRAM , inayojadiliwa hapo chini.]

Mipangilio ya DRAM ya

Vipengele vya DRAM vinawekwa katika muundo wa mstatili wa mstatili wa kawaida, kama vile gridi ili kuwezesha udhibiti na upatikanaji wao kupitia maneno ya barua na bitlines. Mpangilio wa kimwili wa seli za DRAM katika safu ni kawaida iliyoundwa ili mbili za karibu za DRAM katika safu zigawanishe mawasiliano ya bitini moja ili kupunguza eneo lao. Eneo la kiini cha DRAM linapewa kama n F 2 , ambapo n ni namba inayotokana na kubuni ya kiini cha DRAM, na F ni ukubwa wa vipengele vidogo zaidi vya teknolojia ya mchakato uliotolewa. Mpango huu unaruhusu ulinganisho wa ukubwa wa DRAM juu ya vizazi vya teknolojia mbalimbali za mchakato, kama kipimo cha eneo la DRAM kiini kwenye viwango vya mstari au karibu na mstari. Eneo la kawaida kwa seli za kisasa za DRAM hutofautiana kati ya 6-8 F 2 .

Wamba usio na usawa, neno la neno, linashirikiana na kituo cha lango cha kila transistor ya upatikanaji mfululizo. Bitline wima imeshikamana na terminal ya chanzo cha transistors katika safu yake. Urefu wa maneno na bitlines ni mdogo. Urefu wa neno ni mdogo na utendaji uliohitajika wa safu, kwa kuwa wakati wa uenezi wa ishara ambayo lazima uingie nenosiri hutegemea kwa muda wa RC . Urefu wa bitline umepungua na uwezo wake (ambao huongezeka kwa urefu), ambao unapaswa kuwekwa ndani ya upeo wa kuhisi sahihi (kama DRAM zinavyofanya kazi kwa kutambua malipo ya kifaa kilichotolewa kwenye bitline). Urefu wa bitline pia umepungua kwa kiwango cha uendeshaji wa sasa DRAM inaweza kuteka na kwa namna nguvu zinaweza kuachwa, kwa kuwa sifa hizi mbili zinategemea kwa malipo na kutekeleza kitambaa.

Usanifu wa Bitline

Wafanyabiashara wanaotakiwa wanahitaji kusoma hali iliyo katika seli za DRAM. Wakati transistor ya ufikiaji inapoamilishwa, malipo ya umeme katika capacitor yanashirikiwa na kitambaa. Capitance ya bitline ni kubwa zaidi kuliko ile ya capacitor (takriban mara kumi). Hivyo, mabadiliko katika voltage ya bitini ni dakika. Wafanyabiashara wanaotakiwa wanatakiwa kutatua tofauti ya voltage katika ngazi zilizoelezwa na mfumo wa kuashiria mantiki. DRAM za kisasa hutumia amplifiers ya akili tofauti, na zinaambatana na mahitaji ya jinsi majarida ya DRAM yanajengwa. Wengi amplifiers hisia kazi kwa kuendesha matokeo yao kwa kupinga extremes kulingana na voltages jamaa juu ya jozi ya bitlines. Amplifiers ya akili hufanya kazi kwa ufanisi na ufanisi tu ikiwa uwezo na vifungo vya jozi hizi zenye mstari wa karibu hufanana. Mbali na kuhakikisha kuwa urefu wa bitlines na idadi ya viungo vya DRAM vilivyounganishwa ni sawa, usanifu wa msingi wa msingi wa muundo wa safu umejitokeza kutoa mahitaji ya amplifiers ya maana: safu za wazi na zilizopangwa.

Fungua foleni za bitline

Kizazi cha kwanza (1 Kbit) DRAM IC, mpaka kizazi cha 64 Kbit (na baadhi ya vifaa vya kizazi cha 256 Kbit) vilikuwa na usanifu wa safu za kitambaa wazi. Katika usanifu huu, bitlines imegawanywa katika makundi mengi, na amplifiers ya maana tofauti huwekwa kati ya makundi ya bitline. Kwa sababu amplifiers ya hisia huwekwa kati ya makundi ya bitline, ili kupitisha matokeo yao nje ya safu, safu ya ziada ya kuunganishwa iliyowekwa juu ya yale yaliyotumiwa kujenga maneno na bitlines zinahitajika.

Vipindi vya DRAM ambavyo viko kando ya safu havi na makundi yaliyo karibu. Kwa kuwa amplifiers ya hali tofauti huhitaji uwezo wa kufanana na urefu wa bitini kutoka kwa makundi mawili, makundi ya bitline ya dummy hutolewa. Faida ya safu ya wazi ya kitambaa ni eneo safu ndogo, ingawa faida hii imepunguzwa kidogo na makundi ya bitline ya dummy. Hasara ambayo imesababisha kutoweka kwa usanifu huu ni hatari ya asili ya kelele , ambayo inathiri ufanisi wa amplifiers ya hisia tofauti. Kwa kuwa sehemu ya bitline haina uhusiano wowote na mwingine, inawezekana kuwa kelele ingeathiri moja tu ya makundi mawili ya bitline.

Vipengee vidogo vidogo vya

Mipangilio ya njia za usanifu zilizopangwa kwa njia ya bitini katika jozi katika safu zote. Ukaribu wa karibu wa bitlines zilizounganishwa hutoa sifa bora ya kawaida ya kukataa kelele juu ya vitu vya wazi vya bitline. Usanifu wa safu ya kitambaa uliojengwa ulianza kuonekana katika DRAM za IC wakati wa katikati ya miaka ya 1980, na kuanza kwa kizazi cha 256 Kbit. Usanifu huu unapendekezwa katika ICM za kisasa za DRAM kwa kinga yake ya kinga bora.

Usanifu huu unajulikana kama umewekwa kwa sababu inachukua msingi wake kutoka kwa usanifu wa safu ya wazi kutoka kwa mtazamo wa schematic ya mzunguko. Usanifu wa muundo unaoonekana unaonekana kuondoa vikundi vya DRAM katika jozi zingine (kwa sababu mbili za DRAM zinahusika na mawasiliano moja ya bitini) kutoka kwenye safu, kisha uhamishe seli za DRAM kutoka kwenye safu ya karibu na voids.

Eneo ambalo pembejeo ya kitambaa inachukua eneo la ziada. Ili kupunguza upeo wa eneo hilo, wahandisi huchagua mpango rahisi zaidi na wa eneo la kupotosha ambayo huweza kupunguza kelele chini ya kikomo maalum. Kama teknolojia ya mchakato inaboresha ili kupunguza ukubwa wa kipengele cha chini, tatizo la kelele linaendelea, kwa kuwa kuunganisha kati ya waya za chuma karibu ni kinyume na uwiano wao. Mipangilio ya kupunzika na mipangilio ya kitambaa ambayo hutumiwa inapaswa kuongezeka kwa utata ili kudumisha kupunguza sauti. Mipango ambayo inahitajika kinga ya sifa kinga kwa athari ndogo katika eneo ni mada ya utafiti wa sasa (Kenner, uk. 37).

Future safu usanifu

Maendeleo katika teknolojia ya mchakato yanaweza kusababisha usanifu wa safu za mstari wa wazi wa kupendezwa ikiwa una uwezo wa kutoa ufanisi bora wa eneo la muda mrefu; kwani majengo ya usanifu yanayotengenezwa yanahitaji mipango ya kukunja ngumu zaidi ili kufanana na mapema yoyote katika teknolojia ya mchakato. Uhusiano kati ya teknolojia ya mchakato, usanifu wa safu, na ufanisi wa eneo ni sehemu ya kazi ya utafiti.

Row na column columnundund

Makundi ya kwanza ya DRAM hakuwa na redundancy yoyote. IC iliyo na kiini cha DRAM kikosafu itaondolewa. Kuanzia na kizazi cha 64 Kbit, vitu vya DRAM vimejumuisha safu za vipuri na nguzo ili kuboresha mavuno. Safu za safu na nguzo hutoa uvumilivu wa kasoro ndogo za uharibifu ambayo imesababisha idadi ndogo ya safu au nguzo kuwa haiwezekani. Safu na safu za uharibifu zimezimwa kimwili kutoka kwa safu zote kwa kuchochea fuse iliyopangwa au kwa kukata waya kwa laser. Safu za safu au nguzo zinabadilishwa kwa mantiki ya kurejesha katika safu ya safu na safu (Jacob, pp. 358-361).

Imewekwa kwenye DRAM (eDRAM)

DRAM ambayo imeunganishwa kwenye mzunguko jumuishi iliyowekwa katika mchakato wa mantiki [kama vile mzunguko maalum wa maombi (ASIC), microprocessor , au mfumo mzima kwenye chip (SoC) ] inaitwa iliyoingia DRAM (eDRAM). Imeundwa DRAM inahitaji miundo ya seli za DRAM ambazo zinaweza kuzalishwa bila kuzuia utengenezaji wa transistors ya haraka-kutumiwa kutumika katika mantiki ya juu ya utendaji, na urekebishaji wa teknolojia ya msingi ya mchakato wa mantiki ili kuzingatia hatua za mchakato zinazohitajika kujenga miundo ya seli za DRAM.

Hitilafu ya kugundua na kurekebisha

Uingiliano wa umeme au magnetic ndani ya mfumo wa kompyuta unaweza kusababisha kidogo moja ya DRAM kwa kutosha kufuta kwa hali kinyume. Hitilafu nyingi (" laini ") katika vidonge vya DRAM hutokea kama matokeo ya mionzi ya asili , hasa ya neutrons kutoka kwa vizuizi vya cosmic ray , ambazo zinaweza kubadili yaliyomo ya seli moja au zaidi za kumbukumbu au kuingiliana na mzunguko unaotumiwa kusoma / kuandika. Masomo ya hivi karibuni hutoa viwango vya kutofautiana vya makosa kwa tukio la moja la tukio na tofauti za saba za tofauti kubwa, kutoka kwa kosa moja kidogo, kwa saa, kwa gigabyte ya kumbukumbu kwa kosa moja tu, kwa kila karne, kwa gigabyte ya kumbukumbu. [19] [20] [21]

Tatizo inaweza kupunguzwa kwa kutumia redundant kumbukumbu bits na circuitry ziada ya kwamba matumizi ya bits hizi kugundua na kusahihisha makosa laini. Katika hali nyingi, mantiki na kutambua mantiki hufanywa na mtawala wa kumbukumbu ; wakati mwingine, mantiki inahitajika inatekelezwa kwa uwazi ndani ya vidonge vya DRAM au modules, na kuwezesha utendaji wa kumbukumbu ya ECC kwa mifumo mingine ya ECC-isiyoweza. [22] Bits za kumbukumbu za ziada hutumiwa kurekodi usawa na kuwezesha data kukosa kukosa upya na code ya kusahihisha makosa (ECC). Uwiano inaruhusu kutambua makosa yote ya moja-bit (kwa kweli, idadi isiyo ya kawaida ya bits vibaya). Nambari ya kawaida ya kupotosha kosa, msimbo wa SEEDED Hamming , inaruhusu kosa moja-bit kurekebishwa na, katika usanidi wa kawaida, na kidogo ya usawa kidogo, makosa mawili-bit yanayotambulika. [23]

Masomo ya hivi karibuni hutoa viwango vya kutofautiana vibaya na maagizo saba ya tofauti ya ukubwa, kuanzia 10 -10 -10 -17 kosa / bit · h , kosa moja kidogo, kwa saa, kwa gigabyte ya kumbukumbu kwa kosa moja, kwa karne moja, kwa gigabyte ya kumbukumbu. [19] [20] [21] Schroeder et al. Utafiti wa 2009 uliripoti kuwa nafasi 32% ya kuwa kompyuta iliyopatikana katika somo lao ingekuwa na hitilafu moja kwa moja sahihi kwa mwaka, na ilitoa ushahidi kwamba makosa mengi hayo ni ngumu ya kati badala ya makosa mabaya. [24] Utafiti wa 2010 katika Chuo Kikuu cha Rochester pia ulitoa ushahidi kwamba sehemu kubwa ya makosa ya kumbukumbu ni makosa ya kati ya ngumu. [25] Uchunguzi mkubwa kwa kumbukumbu zisizo za ECC kuu kwenye PC na laptops zinaonyesha kuwa akaunti za makosa ya kumbukumbu haijulikani kwa idadi kubwa ya kushindwa kwa mfumo: utafiti huo uliripoti nafasi ya 1-in-1700 kwa 1.5% ya kumbukumbu iliyojaribiwa (extrapolating to an takriban 26% nafasi ya kumbukumbu kamili) kwamba kompyuta ingekuwa na hitilafu ya kumbukumbu kila miezi nane. [26]

Usalama

Data remanence

Ingawa kumbukumbu ya nguvu ni maalum tu na imara kuthibitisha yaliyomo yake wakati hutolewa na nguvu na kurejesha muda mfupi mfupi (mara nyingi 64 ms ), capacitors seli za kumbukumbu mara nyingi huhifadhi maadili yao kwa muda mrefu sana, hasa kwa joto la chini. [27] Chini ya hali fulani data nyingi katika DRAM zinaweza kupatikana hata kama haijafurudishwa kwa dakika kadhaa. [28]

Mali hii inaweza kutumika kuzuia usalama na kurejesha data kuhifadhiwa katika kumbukumbu kuu ambayo ni kudhani kuharibiwa kwa nguvu-chini. Kompyuta inaweza kufanyiwa upya haraka, na yaliyomo ya kumbukumbu kuu imesoma; au kwa kuondoa modules za kumbukumbu za kompyuta, kuzipunguza kuzidi upyaji wa data, kisha kuzihamisha kwenye kompyuta tofauti ili zisome. Mashambulizi hayo yalionyeshwa ili kuzuia mifumo maarufu ya encryption disk, kama vile TrueCrypt chanzo wazi , Microsoft BitLocker Drive Encryption , na FileVault Apple . [27] Aina hii ya mashambulizi dhidi ya kompyuta mara nyingi huitwa mashambulizi ya boot baridi .

Kumbukumbu rushwa

Kumbukumbu ya nguvu, kwa ufafanuzi, inahitaji upya mara kwa mara. Zaidi ya hayo, kumbukumbu ya kumbukumbu yenye nguvu ni operesheni ya uharibifu, inahitaji recharge ya seli za kuhifadhi kwenye safu ambayo imesoma. Ikiwa utaratibu huu hauwezi kutendeka, operesheni ya kusoma inaweza kusababisha makosa thabiti . Hasa, kuna hatari kwamba baadhi ya malipo yanaweza kuvuja kati ya seli za jirani, na kusababisha urejesho au usomaji wa mstari mmoja ili kusababisha kosa la usumbufu katika mstari wa karibu au hata wa karibu. Ufahamu wa makosa ya usumbufu unarudi DRAM kwanza ya kibiashara iliyopo katika miaka ya 1970 ( Intel 1103 ). Licha ya mbinu za kupunguza ufanisi zilizoajiriwa na wazalishaji, watafiti wa biashara walionyesha uchambuzi wa 2014 kwamba vyeti vya kibiashara vya DDR3 DRAM vilivyotengenezwa mwaka 2012 na 2013 vinahusika na makosa ya shida. [29] Athari ya upande inayohusiana ambayo imesababisha flips kidogo imetajwa kuwa nyundo ya mstari .

ufungaji

Kwa sababu za kiuchumi, mawazo makubwa (kuu) yaliyopatikana kwenye kompyuta binafsi, vitu vya kazi, na zisizo-handheld mchezo-consoles (kama vile PlayStation na Xbox) kawaida hujumuisha RAM yenye nguvu (DRAM). Sehemu nyingine za kompyuta, kama kumbukumbu za cache na buffers data katika disks ngumu, [ citation inahitajika ] kawaida kutumia RAM static ( SRAM ). Kiasi kidogo cha SRAM wakati mwingine hutumiwa katika mfuko huo kama DRAM. [30] Hata hivyo, tangu SRAM ina high kuvuja nguvu na chini wiani, kufa-sifa DRAM hivi karibuni zimetumika kwa kubuni mbalimbali megabyte ukubwa processor kache. [31]

Kimwili, zaidi DRAM ni vifurushi katika nyeusi epoxy resin.

General DRAM muundo

Kipengee cha 256 kx 4 panya 20 DIP DRAM kwenye kadi ya kumbukumbu ya PC mapema (k = 1024), kwa kawaida Viwanda cha Usanifu wa Standard
Kawaida DRAM paket. Kutoka juu hadi chini: DIP, SIPP, SIMM (pini 30), SIMM (72-pin), DIMM (168-pin), DDR DIMM (184-pin).
Mbili 8 GB DDR4-2133 288-pin ECC 1.2 V RDIMMs

Dynamic random kupata kumbukumbu ni zinazozalishwa kama jumuishi mzunguko (ICS) Bonded na vyema katika paket ya plastiki na pini ya chuma kwa ajili ya uhusiano wa kudhibiti ishara na mabasi. Katika matumizi ya awali DRAM ICs binafsi walikuwa kawaida ama imewekwa moja kwa moja kwenye motherboard au juu ya ISA kupanua kadi; baadaye walikusanyika katika modules mbalimbali za kuziba (DIMM, SIMMs, nk). Aina zingine za moduli ni:

  • Kipindi cha DRAM (Mzunguko jumuishi au IC)
    • Pili ya Pili ya In-line ( DIP / DIL)
    • Mfuko wa mstari wa Zig-zag ( ZIP )
  • DRAM (kumbukumbu) modules
    • Pakiti ya Pumzi ya Pembejeo Yote ( SIPP )
    • Muda wa Kumbukumbu wa Kumbukumbu Mmoja ( SIMM )
    • Muda wa Kumbukumbu wa Kumbukumbu mbili ( DIMM )
    • Rambus In-line Kumbukumbu Module ( RIMM ), kitaalam DIMM lakini iitwayo RIMMs kutokana na slot yao ya wamiliki.
    • Muhtasari mdogo DIMM ( SO-DIMM ), karibu nusu ya ukubwa wa DIMM za kawaida, hutumiwa katika vitabu, vitabu vidogo vidogo (kama vile Mini-ITX motherboards), printers ya ofisi iliyoboreshwa na vifaa vya mitandao kama vile routers.
    • Muhtasari mdogo RIMM (SO-RIMM). Toleo ndogo ya RIMM, kutumika katika laptops. Mafunzo ya SO-DIMM lakini huitwa SO-RIMM kwa sababu ya slot yao ya wamiliki.
  • Imeshindwa dhidi ya modules zisizo na sifa za RAM
    • Vipimo vya RAM vilivyo na vidonge vya RAM mbili au zaidi vimewekwa juu ya kila mmoja. Hii inaruhusu modules kubwa za kutengenezwa kwa kutumia vilivyo nafuu vya wiani. Vipunguzi vya chip zilizopangwa hutafuta nguvu zaidi, na huwa na kukimbia zaidi kuliko modules ambazo hazipatikani. Modules zilizopigwa zinaweza kufungwa kwa kutumia TSOP ya zamani au vifupisho vya BGA vya IC karibu na hivi karibuni. Silicon inakufa na kushikamana na waya wa zamani au TSV mpya.
    • Njia kadhaa zilizopendekezwa za RAM zilizopo zipo, na TSV na interfaces pana sana, ikiwa ni pamoja na Wide I / O, Wide I / O 2, Mkumbuko wa Kumbukumbu ya Kumbukumbu na Kumbukumbu ya Bandwidth High .

Kawaida DRAM modules

Vifungu vya kawaida vya DRAM kama ilivyoonyeshwa kwa haki, kutoka juu hadi chini (aina tatu za mwisho hazipo kwenye picha ya kikundi, na aina ya mwisho inapatikana katika picha tofauti):

  • DIP 16-pin (Chip DRAM, kawaida mode kabla ya ukurasa DRAM (FPRAM))
  • SIPP pin-30 (kawaida FPRAM)
  • SIMM pinini 30 (kawaida FPRAM)
  • SIMM 72-pin (mara nyingi hutolewa data nje ya DRAM (EDO DRAM) lakini FPRAM sio kawaida)
  • DIMM 168-pin (zaidi ya SDRAM lakini baadhi ya data ziliongezwa nje ya DRAM (EDO DRAM))
  • DIMM 184-pin ( DDR SDRAM )
  • RIMM 184-pin ( RDRAM )
  • DIMM 240-pin ( DDR2 SDRAM na DDR3 SDRAM )
  • DIMM 288-pin ( DDR4 SDRAM )

Mfumo wa kawaida wa SO-DIMM DRAM:

  • Pini 72 (32-bit)
  • Pini 144 (64-bit) kutumika kwa SO-DIMM SDRAM
  • Pini 200 (72-bit) kutumika kwa SO-DIMM DDR SDRAM na SO-DIMM DDR2 SDRAM
  • Pini 204 (64-bit) kutumika kwa SO-DIMM DDR3 SDRAM
  • Vipengee 260 vinazotumiwa kwa SO-DIMM DDR4 SDRAM

Kumbukumbu ukubwa wa DRAM Moduli

Nambari halisi ya bytes katika moduli ya DRAM daima ni nguvu muhimu ya mbili.

MB 512 (kama ilivyowekwa kwenye moduli) SDRAM DIMM, kwa kweli ina 512 MiB (mebibytes) [32] [33] ( 512 × 2 20 bytes = 2 9 × 2 20 bytes = 2 29 bytes = 536,870,912 bytes hasa) , na inaweza kuwa na takriban 8 au 9 za SDRAM: kila chip iliyo na 512 Mib (mebibits) ya hifadhi, na kila mmoja huchangia 8 bits kwenye upana wa 64- au 72- bit ya DIMM.

Kwa kulinganisha, moduli 2 GB SDRAM ina 2 GiB [32] [33] ( 2 × 2 30 bytes = 2 31 bytes = 2,147,483,648 bytes ya kumbukumbu) . Moduli hii ina kawaida ina vipande 8 vya SDRAM vya 256 MiB kila mmoja.

Versions

Wakati kiini cha msingi cha DRAM na safu imeshika muundo sawa (na utendaji) kwa miaka mingi, kumekuwa na mambo mengi tofauti ya kuwasiliana na vidonge vya DRAM. Wakati mmoja akizungumza kuhusu "aina za DRAM", moja kwa ujumla inahusu aina ya interface inayotumiwa.

DRAM inaweza kugawanywa katika DRAM kamaynchronous na synchronous. Kwa kuongeza, graphics DRAM ni maalum iliyoundwa kwa ajili ya kazi graphics, na inaweza kuwa asynchronous au synchronous DRAM katika asili. RAM ya pseudostatic (PSRAM) ina usanifu na interface ambayo inalingana kwa karibu na operesheni na interface ya RAM ya tuli . Hatimaye, 1T DRAM hutumia kubuni isiyo na uwezo, kinyume na muundo wa kawaida wa 1T / 1C (moja ya transistor / moja capacitor) ya DRAM ya kawaida.


Dharura ya DRAM

Kanuni za uendeshaji

Chip ya DRAM isiyo na nguvu ina uhusiano wa nguvu, baadhi ya pembejeo za anwani (kawaida 12), na chache (kawaida au moja) mistari ya data bidirectional. Kuna nne ishara ya chini- kudhibiti ishara:

  • RAS , Anwani ya Row Strobe. Pembejeo za anwani zinachukuliwa kwenye makali ya kuanguka ya RAS , na chagua safu ili kufungua. Mstari unafanyika wazi kwa muda mrefu kama RAS ni ya chini.
  • CAS , Strobe Anwani ya Hifadhi. Pembejeo za anwani zinachukuliwa kwenye makali ya kuanguka ya CAS , na chagua safu kutoka mstari wa sasa ulio wazi kusoma au kuandika.
  • WE , Andika Kuwezesha. Ishara hii huamua kama makali ya kuanguka ya CAS ni kusoma (ikiwa ni juu) au kuandika (ikiwa ni chini). Ikiwa cha chini, pembejeo za data zinapatikana pia kwenye makali ya kuanguka ya CAS .
  • OE , Pato Pasha. Hii ni ishara ya ziada inayodhibiti pato kwa pembe zote za I / O. Pini za data zinaendeshwa na Chip DRAM ikiwa RAS na CAS ni duni, WE ni ya juu, na OE ni ya chini. Katika programu nyingi, OE inaweza kushikamana kabisa (pato daima imewezeshwa), lakini inaweza kuwa na manufaa wakati wa kuunganisha chips nyingi za kumbukumbu katika sambamba.

Kiungo hiki hutoa udhibiti wa moja kwa moja wa muda wa ndani. Wakati RAS inapotekezwa chini, mzunguko wa CAS haipaswi kujaribiwa mpaka amplifiers ya hisia imepata hali ya kumbukumbu, na RAS haipaswi kurejeshwa hadi mpaka seli za kuhifadhi zimefarijiwa. Wakati RAS inaendeshwa juu, inabidi ifanyike urefu mrefu wa kutosha kwa ajili ya kutekeleza kukamilisha.

Ingawa DRAM ni isynchronous, ishara ni kawaida zinazozalishwa na mtawala kumbukumbu kumbukumbu, ambayo mipaka muda wao wa multiples ya mzunguko saa saa.

RAS Tu Refresh (ROR)

DRAM ya kisasa ya kisasa inafarijiwa na kufungua kila mstari kwa upande wake.

Mzunguko wa rasilimali husambazwa katika kipindi chote cha kupurudisha kwa njia ambayo safu zote zinafurudishwa ndani ya muda uliohitajika. Ili kuboresha safu moja ya safu ya kukumbukwa kwa kutumia RAS Tu Refresh, hatua zifuatazo zinatokea:

  1. Anwani ya mstari wa mstari ili urejeshe inapaswa kutumika kwenye pini za uingizaji wa anwani.
  2. RAS lazima igeuke kutoka juu hadi chini. CAS lazima iendelee juu.
  3. Mwishoni mwa kiasi kinachohitajika, RAS lazima inarudi juu.

Hii inaweza kufanywa kwa kusambaza anwani ya mstari na kupunguza RAS chini; si lazima kufanya mizunguko yoyote ya CAS . Kazi ya nje inahitajika kutafsiri juu ya anwani za mstari kwa upande wake. [34]

CAS kabla ya RAS kurejesha (CBR)

Kwa urahisi, kukabiliana kwa haraka kuliingizwa kwenye vipindi vya DRAM wenyewe. Ikiwa mstari wa CAS unafanywa chini kabla ya RAS (kawaida ni operesheni haramu), basi DRAM inapuuza pembejeo za anwani na inatumia counter ndani ili kuchagua safu ili kufungua. Hii inajulikana kama rasilimali za CAS- kabla ya RAS (CBR). Hii ilikuwa fomu ya kawaida ya upya kwa DRAM isiyo na nguvu, na ndiyo fomu pekee ambayo hutumika kwa SDRAM.

Siri furahisha

Kutokana na usaidizi wa CAS- kabla ya RAS upya upya, inawezekana kufuta RAS huku ikikiweka CAS chini ili kudumisha pato la data. Ikiwa RAS imethibitishwa tena, hii inafanya mzunguko wa rasilimali ya CBR wakati matokeo ya DRAM yanabakia halali. Kwa sababu pato la data haliingiliki, hii inajulikana kama upyaji wa siri . [35]

Hali ya ukurasa DRAM

Hali ya ukurasa DRAM ni mabadiliko madogo kwa interface ya kizazi cha kwanza cha DRAM IC ambayo iliboresha utendaji wa kusoma na kuandika kwa safu kwa kuzuia ufanisi wa kufungua na kufungua mstari huo mara kwa mara kufikia safu tofauti. Katika hali ya ukurasa DRAM, baada ya mstari kufunguliwa kwa kushikilia RAS chini, safu inaweza kuwekwa wazi, na kusoma nyingi au kuandika inaweza kufanywa kwa nguzo yoyote katika safu. Kila upatikanaji wa safu ulianzishwa kwa kuthibitisha CAS na kuwasilisha anwani ya safu. Kwa kusoma, baada ya kuchelewa ( t CAC ), data halali itatokea kwenye pini za data, ambazo zilifanyika kwenye high-Z kabla ya kuonekana data sahihi. Kwa kuandika, kuandika huwezesha ishara na kuandika data itawasilishwa pamoja na anwani ya safu. [36]

Hali ya ukurasa DRAM ilifanyiwa baadaye na mabadiliko madogo yaliyopungua zaidi latency. DRAM na uboreshwaji huu waliitwa njia ya haraka ya ukurasa DRAMs ( FPM DRAMs ). Katika hali ya ukurasa DRAM, CAS imethibitishwa kabla ya anwani ya safu ilipatikana. Katika FPM DRAM, anwani ya safu inaweza kupelekwa wakati CAS bado imekwishwa. Anwani ya safu huenea kupitia njia ya data ya safu ya safu, lakini haikutoa data kwenye pini za data hadi CAS imethibitishwa. Kabla ya CAS kuwa imethibitishwa, pini za data zilifanyika kwenye high-Z. FPM DRAM kupunguzwa t CAC utulivu. [37]

Safu ya static ni tofauti ya hali ya ukurasa wa haraka ambayo anwani ya safu haifai kuhifadhiwa, lakini, pembejeo za anwani zinaweza kubadilishwa na CAS imechukuliwa chini, na matokeo ya data yatasasishwa kulingana na nanoseconds chache baadaye. [37]

Nibble mode ni tofauti nyingine ambayo maeneo manne ya mfululizo ndani ya mstari yanaweza kupatikana na pembe nne zinazofuata za CAS . Tofauti kutoka kwenye hali ya kawaida ya ukurasa ni kwamba pembejeo za anwani hazitumiwi kwa pili kwa njia za nne za CAS ; zinazalishwa ndani ya mwanzo na anwani iliyotolewa kwa makali ya kwanza ya CAS . [37]

Data iliyoongezwa nje ya DRAM (EDO DRAM)
Jozi ya moduli 32 MB EDO DRAM.

EDO DRAM , wakati mwingine hujulikana kama Njia ya Kwanza ya Msaidizi imewezeshwa DRAM, inafanana na Mfumo wa haraka wa DRAM na kipengele cha ziada ambacho mzunguko mpya wa upatikanaji unaweza kuanza wakati wa kuweka pato la data ya mzunguko uliopita. Hii inaruhusu kiasi fulani cha kuingiliana katika operesheni (pipelining), kuruhusu utendaji fulani mzuri. Ni hadi 30% kwa kasi zaidi kuliko FPM DRAM [38] , ambayo ilianza kuchukua nafasi mwaka 1995 wakati Intel ilianzisha chipset 430FX na msaada EDO DRAM. Bila kujali mafanikio ya utendaji, FPM na SIMM za EDO zinaweza kutumiwa kwa njia tofauti kwa maombi mengi (lakini sio yote). [39] [40]

Ili kuwa sahihi, EDO DRAM huanza pato la data kwenye makali ya kuanguka ya CAS , lakini haizuii pato wakati CAS inatoka tena. Inashikilia pato halali (kwa hivyo huongeza wakati wa pato la data) hadi RAS amajapokuwa imeharibiwa, au makali mapya ya CAS huchagua anwani tofauti ya safu.

Mzunguko wa EDO moja una uwezo wa kufanya shughuli kamili ya kumbukumbu katika mzunguko wa saa moja. Vinginevyo, kila upatikanaji wa RAM mfululizo ndani ya ukurasa huo unachukua mzunguko wa saa mbili badala ya tatu, mara moja ukurasa umechaguliwa. Utendaji na uwezo wa EDO iliruhusu iweze kuchukua nafasi ya caches za L2 za polepole za wakati huo. Iliunda fursa ya kupunguza hasara kubwa ya utendaji inayohusishwa na ukosefu wa cache L2, wakati wa kufanya mifumo ya bei nafuu kujenga. Hii pia ilikuwa nzuri kwa daftari kutokana na shida kwa sababu ndogo ya fomu, na mapungufu ya maisha ya betri. Mfumo wa EDO wenye cache L2 ulikuwa mkali zaidi kuliko mchanganyiko mkubwa wa FPM / L2.

Mzunguko wa pekee EDO DRAM ulikuwa maarufu sana kwenye kadi za video hadi mwisho wa miaka ya 1990. Ilikuwa ni gharama ndogo sana, lakini karibu kama ufanisi kwa utendaji kama VRAM yenye thamani zaidi.

Kupasuka EDO DRAM (BEDO DRAM)

Mageuzi ya EDO DRAM, kupasuka EDO DRAM , inaweza kusindika anwani nne za kumbukumbu katika kupasuka moja, kwa upeo wa 5-1-1-1 , kuokoa saa tatu za ziada juu ya kumbukumbu iliyopangwa kwa EDO. Ilifanyika kwa kuongeza anwani ya anwani kwenye chip ili kufuatilia anwani inayofuata. BEDO pia iliongeza hatua ya bomba kuruhusu mzunguko wa kufikia ukurasa ili kugawanywa katika sehemu mbili. Wakati wa operesheni ya kusoma kumbukumbu, sehemu ya kwanza ilipata data kutoka kwa safu ya kumbukumbu kwenye hatua ya pato (latch ya pili). Sehemu ya pili ilifukuza basi ya data kutoka kwa latch hii kwenye kiwango cha mantiki sahihi. Kwa kuwa data tayari iko katika buffer ya pato, muda wa upatikanaji wa haraka unafanikiwa (hadi 50% kwa vitalu vingi vya data) kuliko kwa EDO ya jadi.

Ingawa BEDO DRAM ilionyesha uwezekano wa ziada juu ya EDO, wakati ambapo inapatikana soko limefanya uwekezaji mkubwa kwa DRAM, au SDRAM [1] . Ingawa BEDO RAM ilikuwa bora kuliko SDRAM kwa njia fulani, teknolojia ya mwisho ya haraka ilihamia BEDO.


Hifadhi ya nguvu ya RAM (SDRAM)

SDRAM inapitia upya kiini cha kumbukumbu ya asynchronous, na kuongeza saa (na saa inayowezesha) mstari. Ishara nyingine zote zinapokea kwenye makali ya saa.

Vipengele vya RAS na / CAS havifanyi tena kama strobes, lakini badala yake, pamoja na / WE, sehemu ya amri 3-bit:

Muhtasari wa amri SDRAM
/ CS / RAS / CAS / WE Anwani Amri
H x x x x Amri inhibitisha (Hakuna operesheni)
L H H H x Hakuna operesheni
L H H L x Kupasuka Kukomesha: kuacha kusoma au kuandika kupasuka katika maendeleo
L H L H safu Soma kutoka mstari wa sasa unaohusika
L H L L safu Andika kwa safu ya sasa ya kazi
L L H H mstari Tumia mstari wa kusoma na kuandika
L L H L x Precharge (kuacha) mstari wa sasa
L L L H x Furahisha kwa urahisi: Furahisha mstari mmoja wa kila benki, ukitumia counter ya ndani
L L L L mode Msajili wa hali ya mzigo: Basi ya anwani inataja mode ya operesheni ya DRAM.

Kazi ya mstari / OE inapanuliwa kwa ishara ya "DQM" ya kila siku, ambayo inadhibiti pembejeo ya data (inaandika) kwa kuongeza pato la data (linasoma). Hii inaruhusu chips za DRAM kuwa pana zaidi ya bits 8 wakati bado zinaunga mkono-granularity anaandika.

Vigezo vingi vya muda hubakia chini ya udhibiti wa mtawala wa DRAM. Kwa mfano, muda mdogo unapaswa kuvuka kati ya mstari ulioamilishwa na amri ya kusoma au kuandika. Kipimo kimoja muhimu lazima kiwekewe kwenye Chip SDRAM yenyewe, yaani latency CAS . Hii ni namba ya mzunguko wa saa inaruhusiwa kwa shughuli za ndani kati ya amri iliyosoma na neno la kwanza la data linaloonekana kwenye basi ya data. Amri ya "Rejista ya kujiandikisha mode" hutumiwa kuhamisha thamani hii kwenye Chip SDRAM. Vigezo vingine vinavyolingana ni pamoja na urefu wa kusoma na kuandika bursts, yaani idadi ya maneno iliyohamishwa kwa kila kusoma au kuandika amri.

Mabadiliko muhimu zaidi, na sababu ya msingi ambayo SDRAM imeongeza RAM isiyo na nguvu, ni msaada wa benki nyingi za ndani ndani ya Chip DRAM. Kutumia bits chache cha "anwani ya benki" inayoongozana na kila amri, benki ya pili inaweza kuanzishwa na kuanza kusoma data wakati kusoma kutoka benki ya kwanza inaendelea . Kwa kubadilisha mabenki, kifaa cha SDRAM kinaweza kuweka basi ya data kuendelea kudumu, kwa njia ambayo DRAM haiwezi.

Kiwango cha data cha pekee cha DRAM (SDR SDRAM)

Kiwango cha data moja cha SDRAM (wakati mwingine hujulikana kama SDR ) ni aina ya synchronous ya DRAM.

Kiwango cha data cha mara mbili cha DRAM (DDR SDRAM)

Kiwango cha data mbili cha SDRAM ( DDR ) kilikuwa maendeleo ya baadaye ya SDRAM, kutumika katika kumbukumbu ya PC tangu mwaka 2000. Matoleo ya baadaye yanahesabiwa sequentially ( DDR2 , DDR3 , nk). DDR SDRAM ndani hufanya upatikanaji wa upana wa mara mbili kwa kiwango cha saa, na hutumia interface ya kiwango cha data mbili ili kuhamisha nusu moja kwa kila makali ya saa. DDR2 na DDR3 iliongeza jambo hili kwa 4 x na 8 ×, kwa mtiririko huo, kutoa maneno ya neno la 4 na neno la 8 juu ya mzunguko wa saa 2 na 4, kwa mtiririko huo. Kiwango cha upatikanaji wa ndani hajabadilishwa (200 milioni kwa pili kwa DDR-400, DDR2-800 na kumbukumbu ya DDR3-1600), lakini ufikiaji wa kila mmoja huhamisha data zaidi.

Rambus DRAM (DRDRAM) ya moja kwa moja

RAMBUS DRAM ( DRDRAM ) ya moja kwa moja ilitengenezwa na Rambus.

Kupunguza Latency DRAM (RLDRAM)

Kupunguza Latency DRAM ni kiwango cha juu cha utendaji wa kiwango cha data mbili (DDR) SDRAM kinachochanganya upatikanaji wa haraka, usio na random na bandwidth ya juu, hasa inayotengwa kwa ajili ya mitandao na programu za caching.


Graphics RAM

Hizi ni DRAs ambazo hazija na chanzo na za synchronous zilizoundwa kwa ajili ya kazi zinazohusiana na picha kama vile kumbukumbu ya texture na wasimamizi , na zinaweza kupatikana kwenye kadi za video .

Video DRAM (VRAM)

VRAM ni aina mbili ya bandia ya DRAM ambayo mara nyingi hutumiwa kuhifadhi duka-sura katika baadhi ya adapters za graphics .

Dirisha DRAM (WRAM)

WRAM ni tofauti ya VRAM ambayo mara moja kutumika katika adapters graphics kama Matrox Milenia na ATI 3D Rage Pro . WRAM iliundwa kutekeleza vizuri na gharama ndogo kuliko VRAM. WRAM ilipa hadi 25% zaidi ya bandwidth kuliko VRAM na kasi ya shughuli za graphical kutumika kama vile kuchora maandishi na kuzuia kujaza. [41]

Multibank DRAM (MDRAM)

Multibank DRAM ni aina ya DRAM maalumu iliyoundwa na MoSys . Imejengwa kutoka kwa mabenki ndogo ya kumbukumbu ya 256 KB , ambayo yanaendeshwa kwa njia ya kupinduliwa , kutoa bandwidths zinazofaa kwa kadi za graphics kwa gharama ya chini kwa kumbukumbu kama vile SRAM . MDRAM pia inaruhusu uendeshaji kwa mabenki mawili katika mzunguko wa saa moja, kuruhusu upatikanaji wa mara kwa mara mara moja kutokea ikiwa upatikanaji ulikuwa huru. MDRAM ilitumiwa hasa katika kadi za picha, kama vile zikiwa na vifungo vya Tseng Labs ET6x00. Bodi kulingana na chipset hii mara nyingi ilikuwa na uwezo usio wa kawaida wa 2.25 MB kwa sababu ya uwezo wa MDRAM kutekelezwa kwa urahisi kwa uwezo huo. Kadi ya graphics iliyo na 2.25 MB ya MDRAM ilikuwa na kumbukumbu ya kutosha ili kutoa rangi ya 24-bit katika azimio la 1024 × 768-mazingira maarufu sana wakati huo.

Vifungo vyema vya RAM (SGRAM)

SGRAM ni aina maalum ya SDRAM kwa adapters za graphics. Inaongeza kazi kama vile masking kidogo (kuandika kwa ndege fulani maalum bila kuathiri wengine) na kuzuia kuandika (kujaza block ya kumbukumbu kwa rangi moja). Tofauti na VRAM na WRAM, SGRAM ni moja-ported. Hata hivyo, inaweza kufungua kurasa mbili za kumbukumbu mara moja, ambazo zinafanana na asili ya mbili ya bandari ya teknolojia nyingine za RAM.

Kiwango cha data mbili cha picha za SDRAM (GDDR SDRAM)

Kiwango cha data mbili cha picha za Graphics SDRAM (GDDR SDRAM) ni aina ya DDR SDRAM maalumu iliyoundwa kutumiwa kama kumbukumbu kuu ya vitengo vya usindikaji wa picha (GPUs). GDDR SDRAM ni tofauti na aina za bidhaa za DDR SDRAM kama vile DDR3, ingawa wanashiriki teknolojia za msingi. Tabia zao za msingi ni mfululizo wa saa za juu kwa interface ya msingi ya DRAM na I / O, ambayo hutoa bandwidth zaidi ya kumbukumbu kwa GPUs. Kufikia 2016, kuna vizazi vitano vya GDDR: GDDR2 , GDDR3 , GDDR4 , GDDR5 , na GDDR5X .


RAM ya pseudostatic (PSRAM)

1 Mbit kasi kasi CMOS pseudo RAM static, iliyofanywa na Toshiba

PSRAM au PSDRAM ni RAM yenye nguvu na upyaji wa kujipangilia na udhibiti wa anwani kushughulikia hali sawa na RAM iliyosimama (SRAM). Inachanganya wiani mkubwa wa DRAM na urahisi wa matumizi ya SRAM ya kweli. PSRAM (iliyofanywa na Numonyx ) inatumiwa katika iPhone ya iPhone na mifumo mingine iliyoingia kama vile Jukwaa la XFlar. [42]

Baadhi ya vipengele vya DRAM vina "hali ya kujifurahisha". Ingawa hii inahusisha mengi ya mantiki sawa ambayo inahitajika kwa operesheni ya pseudo-static, hali hii mara nyingi ni sawa na hali ya kusubiri. Inatolewa kimsingi kuruhusu mfumo kusimamisha operesheni ya DRAM mtawala ili kuokoa nguvu bila kupoteza data iliyohifadhiwa katika DRAM, badala ya kuruhusu operesheni bila mtawala tofauti wa DRAM kama ilivyo kwa PSRAM.

Tofauti iliyoingizwa ya PSRAM ilinunuliwa na MoSys chini ya jina la 1T-SRAM . Ni seti ya mabenki madogo ya DRAM yenye cache ya SRAM mbele ili kuifanya iwe kama SRAM. Inatumika katika Nintendo GameCube na Wii video game consoles.

Tazama pia

  • Kurekebisha bei ya DRAM
  • Kiwango cha kumbukumbu
  • Orodha ya viwango vya kidogo vya kifaa
  • Kumbukumbu ya benki
  • Kumbukumbu ya jiometri

Marejeleo

  1. ^ "Jinsi ya" kufungua "microchip na nini ndani?: ZeptoBars" . 2012-11-15 . Ilifutwa 2016-04-02 . Micron MT4C1024 - mebibit 1 (220 bit) kondoo mkali. Inatumiwa sana katika kompyuta za miaka 286 na 386, mapema miaka ya 90. Ufafanuzi - 8662x3969μm.
  2. ^ S. Mittal, " Utafiti wa Mbinu za Usanifu Kwa Usimamizi wa Power DRAM ", IJHPSA, 4 (2), 110-119, 2012.
  3. ^ Copeland B. Jack, na wengine (2006) Colossus: Siri za Kompyuta za Kuvunja Kanuni za Bletchley Park Oxford: Oxford University Press, p301.
  4. ^ Karatasi maalum ya Toshiba "TOSCAL" BC-1411
  5. ^ Toshiba "Toscal" BC-1411 Desktop Calculator (Tarehe ya kuanzishwa imeorodheshwa hapa kama Novemba 1965, lakini hii ni mwaka mno mapema na inaonekana kuwa kosa la typographical.)
  6. ^ http://inventors.about.com/library/weekly/aa100898.htm
  7. ^ http://archive.computerhistory.org/resources/still-image/PENDING/X3665.2007/Semi_SIG/Notes%20from%20interview%20with%20John%20Reed.pdf
  8. ^ "Somo la 12: Msingi wa DRAM" (PDF) . utah.edu . 2011-02-17 . Ilifutwa mwaka 2015-03-10 .
  9. ^ David Agosti (2004-11-23). "Somo la 20: Teknolojia ya Kumbukumbu" (PDF) . cs.princeton.edu . pp. 3-5. Imehifadhiwa kutoka kwa awali (PDF) mnamo 2005-05-19 . Ilifutwa mwaka 2015-03-10 .
  10. ^ B c d e f g h i Kenner pp. 24-30. REFERENCE kamili inahitajika. HAKI KUFUNA KAZI KWA YOTE.
  11. ^ Usije Tukumbuke: Vidonge vya Baridi Zenye Nyongeza kwenye Hifadhi za Kuandika , Halderman et al, Usalama wa USENIX 2008.
  12. ^ Micron 4 Meg x 4 EDO karatasi ya data
  13. ^ "Corsair CMX1024-3200 (1 GByte, DDR SDRAM isiyohamishika ya DDR SDRAM)" (PDF) . Desemba 2003. Imehifadhiwa kutoka kwa asili (PDF) tarehe 11 Septemba 2008.
  14. ^ "Corsair TWINX1024-3200XL kitengo cha kumbukumbu cha mbili" (PDF) . Mei 2004. Imehifadhiwa kutoka kwa awali (PDF) tarehe 7 Desemba 2006.
  15. ^ Kenner, p. 22
  16. ^ Kenner, p. 24.
  17. ^ Sallese, Jean-Michel (2002-06-20). "Kanuni za 1T Dynamic Access Memory Concept juu ya SOI" (PDF) . Mkutano wa MOS Modeling na Mgawo wa Uchimbaji wa Kipengele . Wroclaw, Poland . Ilifutwa 2007-10-07 .
  18. ^ F. Morishita; et al. (21 Septemba 2005). "Kumbukumbu ya upatikanaji wa twin-transistor ya random (TTRAM) kwenye SOI" . Mahakama ya IEEE . Mkutano wa Mzunguko wa Msaada wa 2005. doi : 10.1109 / CICC.2005.1568699 .
  19. ^ B Borucki, "Ulinganifu wa kasi DRAM Kosa Soft Viwango Kipimo kwenye Kipengele cha na Mfumo Level", 46 Mwaka wa Kimataifa Kuaminika Fizikia Kongamano, Phoenix, 2008, pp. 482-487
  20. ^ B Schroeder, Bianca et al. (2009). "DRAM makosa katika pori: utafiti mkubwa wa shamba" . Mkutano wa Mkutano wa Pamoja wa Kimataifa wa kumi na moja juu ya Upimaji na Mfano wa Systems za Kompyuta , ukurasa wa 193-204.
  21. ^ B http://www.ece.rochester.edu/~xinli/usenix07/
  22. ^ "ECC DRAM - Kumbukumbu ya Akili" . intelligentmemory.com . Ilifutwa mwaka 2015-01-16 .
  23. ^ Mastipuram, Ritesh; Sisi, Edwin C (30 Septemba 2004). "Mbaya makosa" athari juu ya kuegemea mfumo " . EDN . Sempress Semiconductor. Imehifadhiwa kutoka kwa asili ya tarehe 16 Septemba 2007.
  24. ^ http://spectrum.ieee.org/computing/hardware/drams-damning-defects-and-how-they-cripple-computers
  25. ^ Li, Huang; Shen, Chu (2010). " " Tathmini ya Kweli ya Kumbukumbu ya Vifaa vya Kumbukumbu na Mfumo wa Utekelezaji wa Mfumo "Usenix Mwaka wa Mkutano wa Tech 2010" (PDF) .
  26. ^ "Mzunguko, seli na sahani: uchambuzi wa ufanisi wa kushindwa kwa vifaa kwenye PC za wateja milioni.Majadiliano ya mkutano wa sita kwenye mifumo ya Kompyuta (EuroSys '11) pp 343-356" (PDF) . 2011.
  27. ^ B "Kituo cha Teknolojia ya Habari Sera» isije Sisi Kumbuka: Cold Boot Mashambulizi dhidi ya Usimbaji Keys " . Imehifadhiwa kutoka kwa asili ya Julai 22, 2011. 080222 citp.princeton.edu
  28. ^ Scheick, Leif Z .; Guertin, Steven M .; Mwepesi, Gary M. (Desemba 2000). "Uchambuzi wa madhara ya mionzi kwenye seli za DRAM binafsi" . IEEE Trans. juu ya Sayansi ya Nyuklia . 47 (6): 2534-2538. Je : 10.1109 / 23.903804 . ISSN 0018-9499 . Ilifutwa 2013-08-08 .
  29. ^ Yoongu Kim; Ross Daly; Jeremie Kim; Chris Fallin; Ji Hye Lee; Donghyuk Lee; Chris Wilkerson; Konrad Lai; Onur Mutlu (Juni 24, 2014). "Kuondoa Bits katika Kumbukumbu bila Kuzipata: Makosa ya Kuvunja DRAM" (PDF) . ece.cmu.edu . Iliondolewa Machi 10, 2015 .
  30. ^ "3D-RAM na Cache DRAM ya Mitsubishi huingiza utendaji wa juu, kwenye bodi ya SRAM cache" . Wire Wire. 21 Julai 1998. Iliyorodheshwa kutoka mwanzo tarehe 24 Desemba 2008.
  31. ^ S. Mittal et al., " Utafiti wa Mbinu za Wasanifu wa DRAM ", IEEE TPDS, 2015
  32. ^ B viambishi awali IEC
  33. ^ B viambishi awali binary
  34. ^ "Kuelewa DRAM Operesheni (Kumbuka Maombi)" (PDF) . IBM. Desemba 1996. Iliyoandikwa kutoka awali (PDF) tarehe 29 Agosti 2017.
  35. ^ Mbinu mbalimbali za DRAM Kuboresha Micron Technical Note TN-04-30
  36. ^ Kenner, p. 13.
  37. ^ B c Kenner, s. 14
  38. ^ Lin, Albert (20 Desemba 1999). "Kumbukumbu ya Walawi, Somo la Kuchanganyikiwa Zaidi" . Simmtester.com . CST, Inc. Iliondolewa Novemba 1, 2017 .
  39. ^ Huang, Andrew (14 Septemba 1996). "Bunnie RAM FAQ" .
  40. ^ Cuppu, Vinodh; Jacob, Bruce; Davis, Brian; Mudge, Trevor (Novemba 2001). "High-Performance DRAMs katika mazingira ya kazi" (PDF) . Shughuli za IEEE kwenye Kompyuta . 50 (11): pp1133-1153 . Iliondolewa Novemba 2, 2017 .
  41. ^ Mwongozo wa PC , ufafanuzi wa WRAM.
  42. ^ EE Times teardown ya iPhone 3G

Kusoma zaidi

  • Brent Keeth, R. Jacob Baker, Brian Johnson, Feng Lin. (2008). DRAM Mpangilio wa Mzunguko: Masuala ya Msingi na ya Juu . John Wiley & Wana.
  • Bruce Jacob, Spencer W. Ng, David T. Wang (2008). Mfumo wa Kumbukumbu: Cache, DRAM, Disk . Morgan Kaufmann Wachapishaji.

Viungo vya nje